IBM hat eine Chiptechnologie mit 0,7-nm-Strukturen
vorgestellt, die der Konzern als weltweit erste Lösung unterhalb der Nanometer-Grenze bezeichnet und mit der fast 100 Milliarden Transistoren auf einem fingernagelgrossen Chip Platz finden sollen. Hinter der Technik steht Nanostack, eine 3D-Bauweise, bei der
IBM Transistoren nicht nur nebeneinander anordnet, sondern in mehreren Lagen übereinander stapelt. So soll auf derselben Fläche mehr Platz für die winzigen Schaltelemente entstehen, ohne die Chipfläche zu vergrössern.
Laut Unternehmen soll diese Bauweise fast doppelt so viele Transistoren auf derselben Fläche ermöglichen wie die 2021 vorgestellte 2-nm-Technologie. Gegenüber dieser Generation nennt der Tech-Gigant je nach Aufbau bis zu 50 Prozent mehr Leistung oder bis zu 70 Prozent höhere Energieeffizienz. Die einzelnen Schichten lassen sich dafür unterschiedlich auslegen, etwa für mehr Rechentempo oder einen sparsameren Betrieb.
Die Technik ist unter anderem für generative KI, Cloud-Infrastrukturen und künftige Endgeräte gedacht. In Produkten steckt die neue Chiptechnologie noch nicht. Big Blue sieht aber einen Weg zur Serienproduktion innerhalb der nächsten fünf Jahre.
(dow)
